PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2004-258206

(43) Date of publication of application: 16.09.2004

(51)Int.CI.

G09F 9/33 G09F 9/30 H01L 29/786 H05B 33/14

(21)Application number: 2003-047657

(22)Date of filing:

25.02.2003


(71)Applicant: SUZUKI KENKICHI

(72)Inventor: SUZUKI KENKICHI

(54) ACTIVE MATRIX TYPE LED DISPLAY APPARATUS AND ITS ELEMENT

(57)Abstract:

PROBLEM TO BE SOLVED: To provide an LED display apparatus element applicable to a large display apparatus of various sizes by resolving technical problems in manufacturing an active matrix type LED display apparatus of high definition. SOLUTION: In this active matrix type LED display apparatus, pixel of the active matrix type is constituted of an LED element 8 serving as a pixel display medium and an pixel driving circuit containing MOS type transistor element formed of single crystal silicon film or poly crystalline silicon film. The pixel is formed on an outer surface of a long body with a diameter ≤1,000 μm.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

(19) 日本国特許庁(JP)

(12)公開特許公報(A)

(11)特許出願公開番号

特開2004-258206 (P2004-258206A)

(43) 公開日 平成16年9月16日 (2004.9.16)

(51) 1		(L004.3.10)
(51) Int. C1. 7 GO9F 9/33 GO9F 9/30 HO1L 29/786 HO5B 33/14	GOSF	9/30 308Z 5C094 9/30 338 5F110 33/14 A 29/78 626Z
(21) 出願番号 (22) 出願日	特願2003-47657 (P2003-47657) 平成15年2月25日 (2003.2.25)	(71) 出願人 503348984 鈴木 堅吉
,		千葉県茂原市早野3713-3 (74)代理人 100080159
		弁理士 渡辺 望稔 (74)代理人 100090217
		弁理士 三和 晴子 (72) 発明者 鈴木 堅吉
		千葉県茂原市早野3713-3 Fターム(参考) 3K007 AB18 BA02 BA03 BA06 CA00 CA01 DB03 GA00
		5C094 AA05 AA14 BA03 BA12 BA23
		BA27 CA20 CA24 DA05 DA09 DA13 DB01 FB14 JA08


(54) 【発明の名称】アクティブマトリクス型LED表示装置およびその要素

(57):【要約】

【課題】大型で、高精細度のアクティブマトリクス型LED表示装置を製造する際の技術的問題を解消し、かつ様々なサイズの表示装置に適用可能なLED表示装置要素の提供。

【解決手段】画素表示媒体をなすLED素子と、単結晶シリコン膜または多結晶シリコン膜から形成されるMOS型トランジスタ素子を含んだ画素駆動回路と、で構成されるアクティブマトリクス方式の画素が、径が1000μm以下である長尺体の外表面上に形成されていることを特徴とするアクティブマトリクス型LED表示装置要素。

【選択図】図1



【特許請求の範囲】

【請求項1】

画素表示媒体をなすLED素子と、単結晶シリコン膜または多結晶シリコン膜から形成されるMOS型トランジスタ素子を含んだ画素駆動回路と、で構成されるアクティブマトリクス方式の画素が、径が1000μm以下の長尺体の外表面上に形成されていることを特徴とするアクティブマトリクス型LED表示装置要素。 【請求項2】

各々径が 1 0 0 0 μ m 以下である第 1 の長尺体と、第 2 の長尺体よりなり、

前記第1の長尺体の外表面には、画素表示媒体をなすLED素子が形成されており、

前記第2の長尺体の外表面には、単結晶シリコン膜または多結晶シリコン膜から形成されるMOS型トランジスタ素子を含む画素駆動回路が形成されており、

前記LED素子と、前記画素駆動回路と、が電気的に接続され、アクティブマトリクス方式の画素をなしていることを特徴とするアクティブマトリクス型LED表示装置要素。

【請求項3】

前記LED素子と、前記画素駆動回路とは、前記長尺体の断面形状における異なる位置に 形成されていることを特徴とする請求項1に記載のアクティブマトリクス型LED表示装 置要素。

【請求項4】

少なくとも 2 つ以上の前記アクティブマトリクス方式の画素が、前記長尺体の長手方向に 沿って間隔を開けて形成されており、

前記間隔は、アクティブマトリクス型LED表示装置の表示面での画素間隔に対応することを特徴とする請求項1ないし3のいずれかに記載のアクティブマトリクス型LED表示装置要素。

【請求項5】

さらに、前記画素駆動回路に外部からの信号を供給する第1の線状導体と、前記LED素子に電流を供給する第2の線状導体と、が前記長尺体の外表面上を、該長尺体の長手方向に延びていることを特徴とする請求項1ないし4のいずれかに記載のアクティブマトリクス型LED表示装置要素。

【請求項6】

前記長尺体は、石英ガラスの長繊維からなり、前記MOS型トランジスタ素子は、前記長尺体の外表面に形成されるシリコン単結晶膜またはシリコン多結晶膜から形成されることを特徴とする請求項1ないし5のいずれかに記載のアクティブマトリクス型LED表示装置要素。

【請求項7】

前記LED素子は、有機蛍光体を含んだ発光層を有することを特徴とする請求項 1 ないし6 のいずれかに記載のアクティブマトリクス型LED表示装置要素。

【請求項8】

請求項1ないし7のいずれかに記載のアクティブマトリクス型LED表示装置要素を少なくとも2本以上並列に配列させてなることを特徴とするアクティブマトリクス型LED表示装置。

【請求項9】

さらに、前記画素駆動回路に信号を供給するための第3の線状導体と、

各々異なる前記アクティブマトリクス型LED表示装置要素の外表面上に形成された前記LED素子の透明電極に共通に接続する第4の線状導体と、が前記並列に配列させたアクティブマトリクス型LED表示装置要素に対して直交して接続されることを特徴とする請求項8に記載のアクティブマトリクス型LED表示装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、アクティブマトリクス型のLED表示装置およびその構成要素に関する。

20

30

[0002]

【従来の技術】

アクティブマトリクス型の平面表示装置では、液晶(LCD)に代表される画素表示媒体 と、薄膜トランジスタ(TFT)を含んだ画素駆動回路とで、アクティブマトリクスを構 成する個々の画素が構成されている。このような平面表示装置には、さらに、画素を駆動 するためのタイミング、信号を発生するための、いわゆる周辺回路が実装されている。 平面表示装置の基板として、プラスチックフィルムを用いる試みがなされているが未だ実 用化には至っておらず、現在使用されている基板は、全て透明なガラス基板である。 平面表示装置の画素表示媒体としては液晶(LCD)が主流であり、画素駆動回路に含ま れるTFTとしては、アモルファスシリコン(a-Si)TFTが主流である。 [0003]

このような平面表示装置は、従来の陰極線管(CRT)を用いたパーソナルコンピュータ やテレビジョンの画像出力用のディスプレイに代わるものとして、10~20インチ対角 サイズのものが量産されている。

画素表示媒体としてLCDを使用した平面表示装置は、従来の陰極線管(CRT)を使用 したものと比較すると、白色表示性能や動画を表示する際の応答性といった問題を有して いる。ここで白色表示性能がCRTに比べて劣るのは、CRTの場合、電子ビームを強く して、局所的に輝度を上げることでホワイトピークを形成し、これを安定化させることで 白色表示性能を高めることができるのに対して、LCDの場合、光源がバックライトであ り、常に一定の輝度しか出せないず、このような手段を講じることができないためである

これに対して、自発光であるLEDを画素表示媒体として用いた表示装置は、白色表示性 能および動画を表示する際の応答性等において、LCDを用いた表示装置よりも優れてお り、優れた画質を実現できる。最近では、このような自発光の画素発光媒体の中でも、発 光層に有機蛍光体を含んだ有機電界発光(EL)素子の研究、開発が急速に進められてい る。この有機EL素子は、低電圧で髙輝度を得ることができる。 [0004]

一方、駆動回路側、すなわちTFTについても、以下の理由から、低温プロセスで製造さ れる多結晶シリコン(低温 p - S i) TFTの開発、製品化が急速に進められている。 この理由として、まず第1に、p-Si TFTは、a-Si TFTに比べて基本性能 が高いことが挙げられる。そして、周辺回路を内蔵できるため、製造コストが大幅に低減 される可能性がある。これに加えて、LED素子、特に有機EL素子の駆動には、LCD に比べて、駆動電流密度を高くすることが必要があるが、 a - S i T F T ではこれに対 応することは困難である。

これらの理由により、TFTの開発は、LCDへの適用も含めて、 a - S i 低温p-Si TFTに移行する傾向がある。 [0005]

アクティブマトリックス型の表示装置をはじめとする全ての表示装置に対する市場要求は 、表示サイズの大型化、高精細度および低コストの3点に集約される。これらの市場要求 に対して、a-SiのTFTは、原理的には40インチ対角サイズの表示装置や、ハイデ ィフィニション (High-Definition) テレビ (HD-TV) のような高精 細度の表示装置でも動作可能である。しかし、コストの問題に関しては、現時点でも15 インチ対角以下のサイズのディスプレイですら市場要求にようやく対応している状態であ り、これ以上の大型のものや、高精細度のものでは、コストについて市場要求に対応する ことは非常に困難であり、特に40インチ対角以上のサイズのものになると、現状技術の 展開だけでは市場要求に対応することは極めて困難である。

[0006]

一方、低温p-Si TFTは、原理的に性能は優れているものの、問題はより深刻であ る。すなわち、現在使用されている表示装置の基板はガラス製であるため、製造プロセス は500℃以下の低温で実施する必要がある。表示装置に使用するTFTには高い性能が

要求されており、特に周辺回路においては、シリコンLSIと同等の性能を実現しなけれ ばならない。しかしながら、前記の温度制限下で、このような高性能のTFTを実現する ことは極めて困難である。

また、性能を犠牲にしたとしても、p-Si TFTには、多結晶シリコンであるため、 全ての結晶を均一に形成されることが難しく、その結果特性が不均一になる等の、種々の 原理的な問題を有している。

製造装置は、現状の大型のガラス基板に対応したa-Si TFTの製造技術をベースに せざるを得ないので、 a - S i TFTと同様にコスト面での問題点を抱えており、さら に、肝心のパターン精度も要求される仕様を満たすことは困難である。

従って、現在は市場要求である本格的な高精細大型ディスプレイが製造されていないので 前述した問題点が顕在化していないが、将来的に高精細大型ディスプレイの本格的な製造 を行おうとした際には、これらの問題点がコスト面および性能面で重大な障害となること

[0007]

前述した表示装置に関わる諸問題について、さらに分析すると、a-Si TFTを使用 した表示装置でコスト低減に限界があることの本質的な原因は、一見当然と見られる事実 、即ち、基板が2次元平板形状であるという従来技術の基本的な前提にある。なぜこれが 原因かと言うと、表示面積が大きくなるに従って、当然基板サイズも大きくなり、製造装 置も大型になる。これに応じてスループットが増大すればよいが、機構的には限界がある 。実際、現行のa-Si TFT製造装置として約1m² サイズの基板に対応するもの が製造され、使用されているが、これが装置および製造ラインのコストーパフォーマンス における一つの限界と考えられている。この点は、現行の a - Si TFT製造装置技術 をベースとする p-Si TFTにおいても事情は全く同様である。 [0008]

おまけに、p-Si TFTでは、シリコンLSI的なプロセスを500℃以下の低温で 実現しなければならないというさらに困難な状況がある。回路内蔵が可能であるため、コ ストを低減できることが p - S i T F T の優位性の 1 つであるが、これは高性能の回路 が実現された時に成り立つのである。しかしながら、実際には基板が大型になる程、膜質 やフォトリソグラフィの精度、シリコンLSI的なプロセスといった高性能デバイスに必 要な各種の要件を実現することはますます困難となる。

低温 p - S i T F T において、成膜等のプロセス技術は連続的、漸進的に改良が進むと 思われるが、フォトリソグラフィについては重大な問題を抱えている。すなわち、a-S i TFTを駆動回路とするLCDを用いた表示装置のように、画素のみのパターン形成 を行う場合は、現状のような N. A. (開口数)が O. 1 程度の露光機でも良いが、周辺 回路の駆動用ICを製作する場合、 0.5μ mから 0.35μ mルールのLSIプロセス が必要である。この場合、露光機がN.A.O.4以上の性能を持つ必要がある。 [0009]

一方、大型基板に対応する露光機の精度は、その構成上高いN.A.を得ることは困難で ある。現在大型基板対応の露光機は、a-Si TFT用のみであり、反射光学タイプ(Offner型)と屈折光学系(ステッパー型)の2種類がある。大型基板に対応するた めの装置の改良は、露光面積の拡大によるスループット向上が主である。露光面積の拡大 の手段は、Offner型では、各反射光学系の大型化、ステッパー型では数本のレンズ を結合して露光領域を拡大することである。これらの露光機は、a-Si TFT対応と いうことでその N. A. は高々 O. 1 程度を前提としている。しかしながら、実際問題と しても、Offner型自体のN. A. の理論限界はO. 135である。一方、ステッパ 一型は、機構部の構造、重量等の制約から有効な N. A. は高々 0. 1程度しか実現でき ない。さらに、形状、重量の増大により、サーボ制御機構の面から、スループットにも限 界がある。実際、現状の1m×1m程度の基板に対応する露光機のスループットは60秒 程度であるが、これはかなり限界に近い数値である。即ち、低温p-Si TFTを本格 的に製造するには、現行の大型露光機技術では必要とする性能を原理的にも極めて困難で

ある。

 $[0\ 0\ 1\ 0]$

前述したように、LED素子、特に有機EL素子を用いてアクティブマトリックス表示するには、a—Si TFTでは電流駆動密度的に不可能であり、p—Si TFTが必須である。これは有機EL素子が電流駆動であることが理由であるが、このことはさらに以下の2つの問題を生じさせる。

第1に、画素駆動回路は、電流駆動のスイッチ回路であるため、複数個のTFTが必要である。そして、表示装置において均一な表示を行うためには、表示面全体にわたってほぼ同一性能のTFTを形成する必要がある。従って、前述した露光機は、周辺回路のみならず、画素駆動回路も高精度でパターンニングできなければならない。

第2に、LED素子を用いてアクティブマトリックス表示するには、単にaーSi TFTに置き換えるだけでなく、該TFTへの配線が低抵抗であるるは、であるしてDは、電圧駆動であるLCDは、電圧駆動であるLCDは、電圧駆動であるLCDは、電圧取動であるLCDは、電圧取動である組みである。すなわち、従体である最終とaーSi TFTに配離がは10~10mA/cm² とLCDよりもも4桁以上であるが、わに大きなでであるが、カーとような電流をあるでははならりであるが、カーとははがある。したがのトランジであるが、現状の神ではは、原理的に有機ELED素トルネッとははがであるが、現状の神であるが、現状の神ではなり、原理のと考えられている。

更に、有機 E L 素子は、発光した光の効率的な取り出しのための光学薄膜、光純度向上のためのカラーフィルタ等を有する薄膜多層構造のデバイスであるが、前述したように、現行の表示装置の製造技術は大面積の基板での製造の効率化を主目的としており、これをベースとして、市場商品レベルの有機 E L 素子表示装置を製造することは非常に困難であると考えられる。

[0012]

ディスプレイにおける表示サイズの大型化に伴う画素の欠陥率の増加を防止するため、その表面に沿って有機 E L 素子や無機 E L 素子に代表される発光素子が複数配置されたファイバーを並行配置し、これをドライバ回路が形成された回路基板を接続して構成されるるで記置し、これをドライバ回路が形成された回路基板を接続して構成されるのディスプレイが特許 文献 1 および特許文献 2 で提案されている。しかし、これらのディブレイでは、ドライバ回路が二次元平板形状をした基板上に形成されているため、前されていない。特許文献 1 および特許文献 2 に示された従来技術における問題が全く解消されていない。特許文献 1 および特許文献 0 に示されるディスプレイが、マルチプレックス型、すなわちダイレクトマトリクス駆動のドライバの路と接続されていることはこのためである。すなわち、二次元平板形状をした大型基板で、有機 E L 素子や無機 E L 素子のような自発光の発光素子を発光媒体とする画素を、個

10

20

30

々の画素単位でアクティブマトリクス駆動可能な駆動回路を実現することは極めて困難である。

[0013]

以上、ガラス製の基板を前提として述べたが、他の材料、具体的にはプラスチック製の基板には、軽量、薄型、可撓性等の面から根強い要求がある。そして、単純マトリクス型 L C D の時代から多くの試みがなされている。しかし、基板材の耐熱性、耐プロセス性は、ガラス製の基板よりも更に低く、実用化する上で本質的な課題が全く解決されていない。【0014】

以上、大型基板について製造上の技術的問題を指摘したが、表示装置の市場製品化に当たってはさらに別の問題を有している。すなわち、実際の製品においては、種々のサイズの表示装置が要求される。しかしながら、サイズによっては、基板への割付が必ずしも効率的に行われず、無駄を生ずる場合が出てくる。また、製造業者が使用する基板にとって最適なサイズの表示装置が必ずしもユーザーにとっての最適なサイズとは限らない。

 $[0\ 0\ 1\ 5\]$

【特許文献1】

特表 2 0 0 2 - 5 8 8 5 0 2 号公報

【特許文献2】

特表 2 0 0 2 - 5 4 3 4 4 6 号公報

[0016]

【発明が解決しようとする課題】

本発明の目的は、これら性能面および製造面における種々な問題が解決されたアクティブマトリクス型LED表示装置および該LED表示装置要素を提供することである。すなわち、本発明は、大型および/または高精細度のアクティブマトリクス型LED表示装置を製造する際の技術的問題を解消し、かつ様々なサイズの表示装置に適用可能なLED表示装置要素および該LED表示装置要素を用いて製造されるLED表示装置の提供を目的とする。

[0017]

【問題を解決するための手段】

前述した目的を達成するために、本発明は、画素表示媒体をなすLED素子と、単結晶シリコン膜または多結晶シリコン膜から形成されるMOS型トランジスタ素子を含んだ画素駆動回路と、で構成されるアクティブマトリクス方式の画素が、径が1000μm以下である長尺体の外表面上に形成されていることを特徴とするアクティブマトリクス型LED表示装置要素を提供する。

前記アクティブマトリクス型LED表示装置要素において、前記LED素子と、前記画素駆動回路とは、前記長尺体の断面形状において、異なる位置に形成されていることが好ましい。

[0018]

また、本発明は、各々径が1000μm以下である第1の長尺体と、第2の長尺体よりなり、前記第1の長尺体の外表面には、画素表示媒体をなすLED素子が形成されており、前記第2の長尺体の外表面には、単結晶シリコン膜または多結晶シリコン膜から形成されるMOS型トランジスタ素子を含む画素駆動回路が形成されており、前記LED素子と、前記画素駆動回路と、は電気的に接続され、アクティブマトリクス方式の画素をなしていることを特徴とするアクティブマトリクス型LED表示装置要素を提供する。

[0019]

本発明のアクティブマトリクス型LED表示装置要素は、少なくとも2つ以上の前記アクティブマトリクス方式の画素が、前記長尺体の長手方向に沿って間隔を開けて形成されており、前記間隔は、アクティブマトリクス型LED表示装置表示面での画素間隔に対応することが好ましい。

本発明のアクティブマトリクス型LED表示装置要素は、さらに、前記画素駆動回路に外部からの信号を供給する第1の線状導体と、前記LED素子に電流を供給する第2の線状

10

20

30

導体と、が前記長尺体の外表面上を、該長尺体の長手方向に延びていることが好ましい。本発明のアクティブマトリクス型LED表示装置要素において、前記長尺体は、石英ガラスの長繊維からなり、前記MOS型トランジスタ素子は、前記長尺体の外表面に形成されるシリコン単結晶膜またはシリコン多結晶膜から形成されることが好ましい。本発明のアクティブマトリクス型LED表示装置要素において、前記LED素子は、有機蛍光体を含んだ発光層を有することが好ましい。

[0020]

また、本発明は、前記アクティブマトリクス型LED表示装置要素を少なくとも2本以上並列に配列させてなることを特徴とするアクティブマトリクス型LED表示装置を提供する。

本発明のアクティブマトリクス型LED表示装置は、さらに前記画素駆動回路に信号を供給するための第3の線状導体と、各々異なる前記アクティブマトリクス型LED表示装置要素の外表面上に形成された前記LED素子の透明電極に共通に接続する第4の線状導体と、が前記並列に配列させたアクティブマトリクス型LED表示装置要素に対して直交して接続されることが好ましい。

[0.021]

【発明の実施の形態】

以下、図面を参照して、本発明をさらに詳細に説明する。但し、図面は本発明の説明のために、具体的な形状を例示したものであり、本発明はこれに限定されない。

図 1 は、本発明のアクティブマトリクス型LED表示装置要素の 1 構成例の概念図である。図 1 において、断面形状で示されるアクティブマトリクス型LED表示装置要素(以下外表面上、より具体的にはその断面形状の第 3 、 4 象限部分に、陰極をなす金属電極 8 と外表 1 と、陽極をなす透明電極 1 0 と、がこの順に積層されてなるLED素子 1 2 0 が形成されている。断面形状の第 1 象限内には M O S 型トランジスタ素子を含んだ画素駆動回路 2 が形成されている。本発明では、この M O S 型トランジスタ素子は、単結晶シリコン膜または多結晶シリコン膜から形成される。

表示装置要素100において、LED素子120は画素表示媒体であり、対応する画素駆動回路2とともに、アクティブマトリクスの画素を構成する。

[0022]

図1の表示装置要素100では、画素駆動回路2を覆うように、断面形状の全周にわたって層間絶縁層3が形成されている。第1象限内の該層間絶縁層3上には、画素駆動回路2を介してLED素子120に電流を供給する線状導体(VDD線)4が形成されている。第2象限内の該層間絶縁層3上には外部からの画像信号を画素に供給するための線状導体でいる。を1象限と第2象限との間の該層間絶縁層3上には、ゲート線用の中間でいる。また、第1象限と第2象限との間の該層間絶縁層3上には、ゲート線中の中間の大学を100でである。が一ト線とは、表示装置要素100に対して外部から接続され、画素表示のタイミング等の信号を画素駆動回路2に供給する線状導体である。

VDD線 4、信号線 5 および中間パッド 6 上には、これらを覆うように層間絶縁層 7 が形成されており、LED素子 1 2 0 は、第 3、第 4 象限内の層間絶縁層 7 上に形成されている。LED素子 1 2 0 の透明電極 1 0 は、第 2 象限内まで延長されており、第 2 象限内において、抵抗値を低減させる目的で金属膜 1 1 が積層されている。

[0023]

LED素子120を覆うように、第1パッシベーション層12が断面形状の全周にわたって形成されている。第1パッシベーション層12は、SiNからなる層でありLED素子120の耐水性を保障する。第1パッシベーション層12上には、これら全体を覆うように、透明樹脂からなる第2パッシベーション層13が形成されている。

第2パッシベーション層13上の、LED素子120の中心線の対極に当たる部位には、ゲート線、信号線、VDD線、共通電極線に各々接続するパッド14(a)、(b)、(c)、(d)が形成されている。共通電極線とは、後述するように、複数の表示装置要素

10

20

30

100を並列に配列させた際に、各々異なる表示装置要素100上に形成されたLED素子120の透明電極10に外部から共通に接続される線状導体である。 【0024】

図1において、スルーホールが、一点鎖線で表示されている。 画素 駆動回路 2 のゲート端子と中間パッド 6 の間はスルーホール 1 5 (a)により、中間パッド 6 とパッド 1 4 (a) (ゲート線と接続する)の間はスルーホール 1 5 (b)により、画素 駆動回路 2 の信号端子と信号線 5 の間はスルーホール 1 5 (c)により、信号線 5 とパッド 1 4 (b)の間はスルーホール 1 5 (d)により、画素 駆動回路 2 の V D D 端子と V D D 線 4 の間はスルーホール 1 5 (f)により、画素 駆動回路 2 とし E D 素子 1 2 0 の金属電極 8 との間はスルーホール 1 5 (f)により、透明電極 1 0 とパッド 1 4 (d)の間はスルーホール 1 5 (h)により接続されている。

[0025]

LED素子120において、陰極をなす金属電極8は、画素ごとに分離してパターンニングされる。一方、陽極である透明電極10は、画素ごとに分離することは必要ではなく、表示装置要素100上に複数形成された画素の共通電極として構成することがむしろ好ましい。透明電極10を画素ごとにパターニングせず、共通電極として構成すれば、LED素子120の開口率を高くすることができる。

なお、図示した構成は、あくまで一例であり、表示装置要素100において、構成要素ののは、適宜変更してもよい。例えば、VDD線4と信号線5の位は、第1象ででもよい。また、VDD線4と信第1象ででは、変われてででは、でははして、第1象にはして、第1なるに、でははして、第1なるのの内ででは、の断面形状を有効には、上ED素の関心に、においる異なるのようににおいるとががある。とができる。本発明のおったのは、LED素・120が細にすれば、路2をでできる。本発成されているとができる。なり、製造させるLED表示装置のの画質が向上し、いわゆる「ザラ」感が解消される。また、LED表示装置の駆動に必ずの画質が向上し、いわゆる「ザラ」感が解消される。また、LED表示装置の駆動に必なパワーを減らすことができる。

[0026]

図2は、図1に示した構造の等価回路を示した回路図である。図2では、画素駆動回路2が、4個のトランジスタ素子を含んで構成されている。但し、画素駆動回路2に含まれるトランジスタ素子の数は、任意であり必要に応じて適宜選択される。回路配置も図示した形態に限定されない。画素駆動回路2は、通常は3~5個のTFTを含んだ種々の電流駆動回路として構成される。図2において、16は表示装置要素100に対して直交して接続されるゲート線を示しており、17は表示装置要素100に対して直交して接続される共通電極線を示している。

[0027]

図3(a)および図4(a)は、図1の表示装置要素100の平面図であり、図3(b)および図4(b)は、図3(a)および図4(a)における平面の位置を説明するための図である。図3(b)に示すように、図3(a)は、図1における第1、第2象限を上から見た図であり、図4(b)に示すように、図4(a)は、図1における第3、第4象限を上から見た図である。なお、図3(a)および図4(a)には、表示装置要素100に対して直交して接続されるゲート線16および共通電極線17が示されている。図3(a)において、91(a)~(d)は、該ゲート線16との接続に使用される低融点金属からなるバンプである。

表示装置要素100は、その端部にある信号線用のパッド14(b)が外部の駆動用ICと接続されて、外部から信号が供給される。パッド14(b)は、各画素ごとに形成して

10

20

30

示されているが、これは必須ではなく、パッド14(b)は、表示装置要素100の両端 部に位置する画素の位置に形成されていればよい。但し、各画素ごとにパッド14(b) を形成すれば、表示装置要素100を、LED表示装置の表示面のサイズに応じて適宜切 断して使用できる。

[0028]

LED表示装置を製造する際、ゲート線16は各画素に接続しなければならないが、共通 電極線17は前述したように、LED素子の透明電極が金属膜を積層することで低抵抗化 されているので、必要な電位と電流が確保される範囲でその本数を減らすことができる。 図4において、陰極をなす金属電極8は、各画素ごとに分離してパターニングされており 、画素に対応する大きさおよび形状をしている。一方、陽極の透明電極10(図示してい ない)は、前述したように、表示装置要素100の長手方向にわたって延びる全面電極で ある。

[0029]

図5は、本発明の表示装置要素の別の1構成例の構造の概念図であり、図1と同様に、表 示装置要素を断面形状で示している。

図5の表示装置要素100では、LED素子120と、画素駆動回路2とが、それぞれ別 の長尺体1、1'の外表面上に形成されている。すなわち、図5の表示装置100では、 長尺体1および1′が、互いに平行になるように接続手段130によって結合されている 。長尺体1、上のLED素子120と、該LED素子120に対応する長尺体1上の画素 駆動回路2とは、スルーホール15(g)、15(g')と金属電極8′、8″を介して 電気的に接続されており、アクティブマトリクスの1つの画素を構成している。

[0030]

本発明の表示装置要素は、図1に示すように、1つの長尺体1の外表面上にLED素子1 20と、これに対応する画素駆動回路2とがそろって形成されているものと、図2に示す ように、LED素子120と、これに対応する画素駆動回路2と、が別の長尺体上に形成 されているものの両方を含む。すなわち、本発明の表示装置要素は、LED素子およびこ れに対応する画素駆動回路が、それぞれ径が1000μm以下の長尺体の外表面に形成さ れており、該画素駆動回路が単結晶シリコン膜または多結晶シリコン膜から形成されるM OS型トランジスタ素子を含むアクティブマトリクス型の表示装置要素を広く含む。

[0031]

したがって、図1および図2のように、断面形状が円形をしたものに限らず、楕円形や矩 形のような多角形をしたものであってもよい。但し、断面形状が円形または楕円形であれ ば、後述するようにロールに巻き取りながら、ロール・ツウ・ロールで製造できるので好 ましい。また、断面形状が円形または楕円形であれば、形成された画素が曲面状になり、 広がりが生じる効果を有する。また、断面が楕円形であれば、表示装置要素100のLE D素子 1 2 0 が形成された面と、画素駆動回路 2 が形成された面の方向性が形状から容易 に認識することができ、また工程上も片面に成膜したり、リフトオフするのが容易になる ので好ましい。

また、図1および図2に示す表示装置要素100の構成要素のうち、VDD線4や信号線 5 は、例えば、表示装置要素 1 0 0 に接続される配線ボード (PCB) 等に形成された外 部要素であってもよい。但し、径が1000μm以下の長尺体上にアクティブマトリクス の画素が形成されるという本発明の特徴から、表示装置要素100の主要な構成要素は、 いずれも長尺体1(、1′)上に形成されることが好ましい。

[0032]

本発明の表示装置要素100において、長尺体1は、径が1000μm以下の細径の長尺 体であれば、その材料は特に限定されない。したがって、金、銀、白金、銅、アルミニウ ム、鉄、ステンレス鋼、マグネシウム、チタン、またはこれらの合金等の金属線であって もよい。また、このような形状の長尺体を製造する技術が、プラスチック製光ファイバ(POF)として確立されていることから、プラスチック製であってもよい。POFに使用 されるプラスチック材料としては、具体的には例えば、ポリメチルメタクリレート(MM

20

A)、ポリカーボネート(PC)、テトラフルオロエチレン/フッ化ビニリデン共重合体 、フッ素化メタクリレート/MMA共重合体、シリコン樹脂等が挙げられる。または、無 機材料として、シリコンファイバ、石英ガラスまたは炭素繊維の長繊維を用いてもよい。 これらの長繊維は、光ファイバやガラス繊維強化プラスチック(GFRP)、炭素繊維強 化プラスチック(CFRP)等に幅広く使用されている。前述した材料の中でも、石英ガ ラス長繊維が、耐熱性に優れており、かつLED素子120や画素駆動回路2といった表 示装置要素100の構成要素をその外表面上に形成する際に好都合であることから好まし い。すなわち、表示装置要素100の画素駆動回路2、特に該画素駆動回路2に含まれる MOS型トランジスタ素子は、後述するように、SOI(silicon on ins ulator)技術を用いて製造される単結晶シリコンTFTまたは多結晶シリコンTF Tであることが好ましい。長尺体が金属線や炭素繊維のような導体であっても、その外表 面に絶縁層を形成し、その上に単結晶または多結晶のシリコン膜を形成することで、これ らを形成することができるが、長尺体が絶縁体であり、かつ耐熱性にすぐれる石英ガラス 長繊維であれば、その外表面にそのまま単結晶または多結晶のシリコン膜をすることで、 SOI技術を適用することができる。さらにまた、現在表示装置の基板が全てガラス基板 であることからも明らかなように、表示装置としての特性にも優れている。

[0033]

但し、図 5 に示すように、LED素子120および画素駆動回路2をそれぞれ別の長尺体 1、11上に形成する場合には、画素駆動回路2を形成する長尺体1は、前述した理由か ら石英ガラス長繊維であることが好ましいが、 L E D 素子 1 2 0 を形成する長尺体 1 'は 、他の材料、例えばプラスチック製や金属製であってもよい。例えば、金属製の長尺体で あれば、その外表面をLED素子の陰極として使用することができる。また、プラスチッ ク製であれば、取り扱い性に優れており、かつ石英ガラス長繊維に比べて径が大きい長尺 体を得るのが容易である。一方、長尺体1'が石英ガラス長繊維であれば、長尺体1と同 一の材料であるため、熱膨張率が同じであり、長尺体1、1.間の接続が容易である。

[0034]

長尺体の径は、500μm以下であることが好ましく、150μm以下であることがより 好ましい。本発明の表示装置要素の1つの利点は、後述するように複数セットの表示装置 要素を含んだ連続した長尺体をロール・ツウ・ロールでリールに巻き取りながら製造でき ることであり、長尺体の径が150μm以下であれば、石英ガラス長繊維を用いてロール ・ツウ・ロールで製造するのに好ましい。径の下限については、その外表面上にLED素 子、画素駆動回路等の構成要素を形成することが容易であり、かつ形成される画素が、表 示装置にとって好ましいサイズになることから30μm以上であることが好ましい。

[0035]

本発明の表示装置要素において、LED素子と言った場合、表示装置に使用される画素表 示媒体のうち、自発光型のものを広く含む。したがって、通常LED素子と呼ばれるII I - V属半導体での P - N接合部における発光現象を利用した、いわゆる LED素子以 外に、発光層に蛍光体を含み、電界発光を発光原理とする電界発光(EL)素子も含む。 EL素子としては、蛍光体としてZnSを用いた無機EL素子およびアントラセン等の有 機蛍光体を用いた有機EL素子のいずれであってもよい。これらの中でも、髙輝度であり 、消費電力が少ないことから有機EL素子が好ましい。

[0036]

画素駆動回路は、画素表示媒体として自発光であり、電流駆動のLED素子をアクティブ マトリクス制御するため、個々の画素駆動回路が、単結晶または多結晶のシリコン膜から 形成されるMOS型トランジスタを複数個、通常は3~5個、含んで構成されていること が必要である。本発明は、径が1000μm以下、好ましくは500μm以下、より好ま しくは 1 5 0 μ m 以下と非常に径が細い長尺体を表示装置の要素として使用することを特 徴とするため、長尺体の外表面に形成される画素駆動回路自体のサイズも小さいことが好 ましい。そのため、画素駆動回路に含まれるトランジスタは、単結晶または多結晶のシリ コン膜から形成される薄膜トランジスタ素子(TFT)であることが好ましく、より好ま

しくはSOI技術で製造される単結晶シリコンTFTまたは多結晶シリコンTFTである。SOI技術で製造される単結晶シリコンTFTおよび多結晶シリコンTFTは、駆動電流密度の限界が高く、サイズ当たりの性能に優れている。

[0037]

本発明の表示装置要素を用いたLED表示装置について以下に説明する。

図6は、本発明の表示装置要素を用いたLED表示装置の表示面の端部付近の部分拡大図である。図6において、図面の垂直方向および水平方向はそれぞれLED表示装置の表示面の垂直方向および水平方向に対応する。

図6に示すように、各々R(赤)、C(緑)、B(青)に対応する画素が所望数、所望の画素ピッチで形成された3種類の表示装置要素100を準備し、これをR、G、Bの順に画素ピッチに従って並列に配列させて表示面を形成する。図6では、表示装置要素100 表示装置の表示面の垂直方向に配向した状態で配列されている。但し、表示装置要素100の配列は、これに限定されず表示装置要素100をLED表示装置の表示面における水平方向に配向するように配列させてもよい。この場合、明細書中の信号線5がだった。ケート線となり、ゲート線16が信号線となる。なお、表示装置要素100の配列は、製造されるLED表示装置の画素サイズおよびピッチの構成に応じて適宜選択すればよい。

[0038]

前述により並列に配列させた表示装置要素100に対して、直交するようにゲート線16が接続される。表示装置要素100およびゲート線16の端部には、各々配線ボード(PCB)18(a)、(b)に固定される。PCB18(a)上には、ゲート線駆動用のICチップ19(a)が示されている。図7は、図6の横方向から見た概念図であり、表でを置要素100およびゲート線16の端部は、配線ボード18(a)、(b)と接続される。図7では、表示装置要素100およびゲート線16の端部は、配線ボード18(a)、(b)と接続されるPCB18(a)およびICチップ19(a)と、ゲート線16に接続されるPCB18(a)およびICチップ19(a)と、ゲート線16に接続されてでる。のように配置することで、製造されるLED表示装置の厚さを薄くすることができる。例えば、ICチップの高さが0.4mmで、PCBの厚みを0.4mmであるととの.3~に示すように表示装置要素100およびゲート線16を配置すれば、端部の厚さを0.8mm以下、表示部の厚さを0.4mm以下とすることができる。

[0039]

前述したように、表示装置要素100およびゲート線16をPCB18(a)、(b)に接続した後、図8に示すように、表示装置要素100およびゲート線16を、その全体、すなわち表示部からその端部までの全体にわたって樹脂でモールドする。ここで、ゲート線16側はブラックマトリクスを形成するため、絶縁性の黒色塗料を含む樹脂20でモールドし、表示装置要素100側は透明樹脂21でモールドする。これを平板状に成形すれば、平面LED表示装置が得られる。ここで、LED表示装置の総厚は、5mm以下であることが好ましく、より好ましくは2mm以下であり、さらに好ましくは1mm以下である。

[0040]

以下、本発明の表示装置要素およびこれを用いたLED表示装置の製造方法の一例について述べる。但し、本発明の表示装置要素およびLED表示装置は、前述した構成を実現できる限りどのような方法で製造してもよく、以下の方法で製造されるものに限定されない。なお、以下では、図1に示す構造を有し、長尺体が石英ガラス長繊維であり、LED素子が有機EL素子である表示装置要素の製造、および該表示装置要素を用いたLED表示装置の製造を例に説明する。

図9は、本発明の表示装置要素およびこれを用いたLED表示装置を製造する際の基本手順を示したフロー図である。図9において、左側のフローは、表示装置要素の製造工程を示しており、右側のフローは表示装置要素を用いたLED表示装置の組立て工程を示している。

[0041]

10

20

本発明の表示装置要素の製造工程は、長尺体である石英ガラス長繊維上にLED素子および画素駆動回路を形成するため、図10に示すようにロール22(a)に巻かれた石英ガラス長繊維1をロール22(b)に巻き取って行くロール・ツウ・ロールで実施することが好ましい。すなわち、本発明の表示装置要素は、図10に示すように、一定速度で走行する石英ガラス長繊維1に対して、2次元平板形状をした基板で行っているプロセス23を実施することで製造される。

[0042]

表示装置要素の製造工程の第1段階は、図9に示すように、石英ガラス長繊維上での画素駆動回路の形成である。図11は、図2に示す画素駆動回路を0.5μmの設計ルールのルイアウトした一例を示した平面図である。図11において、トランジスタ素子回路部の、 L/W=2/2μmである。従ってその面積は28×24μmである。区11にがのの種々回路方式をとるである。区11に示する。区11中、一点鎖線の部分のMOS型TFTののの図を図12に示す。これは、MOS型TFTの典型的な構造を断面形状でよりの含図12において、25はシリコンアイランド(Si Island)(Lightly)を、26はゲート酸化膜を、27はゲート電極を、28はLDD(Lightly)を、26はゲート酸化膜を、29はドレイン部またはソース部を、30は第1層間絶縁膜を、31(a)、(b)、(c)は金属配線を、32は第2層間絶縁膜を、33(a)、(b)、(c)は金属配線が一トを、各々表している。

[0043]

このような構造を有するMOS型TFTは、従来のSOI技術を用いることで、石英ガラス長繊維の外表面上に形成することができる。図13(a)~(i)は、石英ガラス長繊維の外表面上にSOI技術を用いてMOS型トランジスタ素子を形成する手順を示した技術である。この手順は、基本的は従来2次元平板形状をした基板で行われているSOI技術と全く同様であり、膜形成、リソグラフィ、膜処理の3種類のプロセスからなる。本発明では、基板が断面が円形をした長尺体であるという制約はあるが、成膜面積(幅)が高やでは、基板が断面が円形をした長尺体であるという制約はあるが、成膜面積(幅)が高くでは、基板が断面が円形をした長尺体であるという制約はあるが、成膜面積(幅)が高とがでは、従来の平面ガラス基板では用いることのできない種々の成膜方法と高い基板温度を用いることができる。

[0044]

図13(a)に示すように、第1段階として石英ガラス長繊維の外表面上にシリコン単結晶膜または多結晶膜24を形成する。図14は、石英ガラス長繊維の外表面上にシリコン単結晶膜または多結晶膜を形成するのに用いる装置の一例の概念図である。図14の装置では、側面形状が漏斗状であって、底面に開口部が設けられた石英ルツボ34をヒータ35で加熱して、該石英ルツボ34中でSi融液36をつくり、ここに石英ガラス長繊維1を通過させることで、石英ガラス長繊維1の外表面上にシリコン単結晶またはシリコン多結晶の薄膜24が形成される。

[0045]

石英ガラス長繊維上にシリコン単結晶膜または多結晶膜を作製方法は、他の公知の方法であってもよい。このような方法としては、具体的には例えばCVD技術を用いた方法、Lパッタリング法、分子線エピタキシー(MBE)、蒸着、過飽和溶液からの結晶化法、Lateral成長のレーザーアニール技術、固相成長法などが挙げられる。また、シリコン結晶膜は、画素駆動回路ごとに形成すればよく、前述したように画素駆動回路は通常3~5個のTFTを含むことから1画素当たりで必要なシリコン結晶膜の一番は数10μm□程度である。従って、大型基板で適用に関して問題となる種々のレーザーアニール法、例えば、SLS等の方法等も有効に活用できる。さらに、石英ガラス長繊維であるため、基板温度は任意に設定できるので、大型平面基板と比較してシリコン膜の結化条件の選択の範囲が広い。

[0046]

次に、図13(b)に示すように、画素駆動回路を構成する各トランジスタ素子に対応し

10

20

30

40

たSi Island25をフォトリソグラフィにより形成する。図15は、ここで使用するフォトリソグラフィの手順を示すフロー図である。図15に示した手順中、レジスト技術が既に確立しており、これを利用することができる。これは、基本的には図14に示した方法と類似の方法である。即ち、底面に開口部が設けられた容器にレジストを満たしたここに石英ガラス長繊維を通過させる。これにより、シリコン単結晶膜または多結晶膜上にレジスト膜が形成される。ここで、レジスト膜の厚みは石英ガラス長繊維の走行速度に応じてレジストの粘度を調節することにより、髙精度で制御できる。

レジスト膜の形成後、通常通りプリベーク工程を実施する。本発明では石英ガラス長繊維の外表面上にレジスト膜が形成されるため、プリベーク炉は図16に示す構成であることが好ましい。図16のプリベーク炉は、石英ガラス長繊維1が通過するための開口部を有するステンレスパイプからなる主排気室38の内部を窒素置換し、ヒータ39により加熱し、主排気室38の前後に多段の差動排気室37を設けることで外部からのリークが防止されている。

[0048]

プリベーク工程に続いて、マスク露光を行う。図17は、マスク露光に使用するステッパー型露光機の構造を示した概念図である。図17において、光源40からの光は、ケー照明光学系41によりマスク42を照明する。41の内部には、光源40からのからの光は、の力でない場合、これをインコヒーレントでは、結像レンズ系43、44により石の構成が設維の表面45にるから出た光は、結像レンズ系43、44により石の構造を示した概略図でれるスク像を結像する。図18は、該ケーラー照明光学系41の構造を示ここで光流40な分割といて、入射光40は分割レンズ46によの表に表がインコヒーレントの場合は、47の光学系は必要ではなく、分割として直接第2の分割レンズ48に入射し、コンデンレイのよりによりは2次光源として直接第2の分割は、フィールドンスのにより結像レンズ43の入射瞳に結像される。

[0049]

一方、光源40からの光がインコヒーレントでない場合は、光学系47によりインコヒーレント化される。図19は、光学系47におけるインコヒーレント化の原理を示した概略図である。図19に示すように、分割された各光をその光源のコヒーレンス長より長い光ファイバー(52(a)、(b)・・・(n))に導入される。ここで、各光ファイバー(52(a)、(b)・・・(n))の長さには、全て上記コヒーレンス長だけの差が与えられている。各光ファイバー(52(a)、(b)・・・(n))を出た光は、集光レンズ(53(a)、(b)・・・(n))により集光され、再度分割レンズ48に入射する。

[0050]

ストのガンマ特性との兼ね合いでパターンずれをあらかじめ考慮して、形状およびレイアウトで調整可能であることから、パルス幅を短くすることは必ずしも必まではない。例は、現状のレーザー光源等の技術動向を考慮すると、機構と電子回路によって石英なの走行速度の変動分を Δ v、パルス光の繰り返し周期Tの変動分を Δ v、パルス長繊維の走行速度の変動分を Δ v、パルス光の繰り返し周期Tの変動分のを分かせ誤差となる。後述する実施例の条件において、ジッタ Δ T を 2 . 5 n s 以下 かせ誤差となる。後述する実施例の条件において、ジッタ Δ T を 2 . 5 n s 以下 数率 Δ v Δ v Δ v Δ v Δ c Δ c Δ v Δ c Δ c Δ c Δ v Δ c Δ d Δ c Δ

なお、このような高速で走行する対象に短い光パルスを同期させて照射するためのアライメント、照射等の技術には、DVD光ヘッドで使用されている技術を援用することができると考えられる。

[0051]

光源としては、髙圧水銀灯から発生するi線とYAGの第3髙調波(波長355nm)を 用いることができる。必要露光量(ドーズ量)は通常用いられているレジスト材では20 0 m J / c m² 程度である。このエネルギー密度は一般の高分子材料に対して、20 n s パルス幅の 2 4 8 n m または 3 0 8 n m エキシマレーザーでのアプレーション 閾値であ るので、1桁から2桁感度の高いレジスト材を用いる必要がある。このため、例えばドー ズ量 5 m J / c m² の化学増幅型レジストを用いることが好ましい。例えば後述する実 施例の光学系での損失は50%であるので、パルス光源の場合、1 shotの出力は1 0 m J / c m² 必要となる。一方、露光時間が 1 n s の連続波 (C W) の場合、出力ワ ット数は 1 0 M W / c m 2 となる。 1 画素駆動回路の結像面の照射面積としては 5 0 μ $m \times 1 \, 0 \, 0 \, \mu \, m$ あれば十分であるが、これに必要なCW光源の実際の出力は500Wとな る。CW光の場合は、EOモジュレータ等によってパルス化しなければならないが、この ような高いパワーに耐えられる材料を見つけ出すことは困難である。パルス光源の場合は O. 5 μ J / s h o t 、繰り返し周波数 3 4 . 7 2 k H z が要求される仕様となるが、こ の仕様に合致しないものであってもレジストのガンマ特性とパターン配置を選択すること で必要精度を確保することができる。例えば、後述する実施例で使用する装置(Соһе rent社製Compass AVIA 355-400)は、レーザーの波長が355 nmであり、出力は周波数40kHzで10μJ/shotであり、パルス幅が10ns である。したがって、パルス幅は前述した仕様値1nsの10倍である。これをレジスト のガンマ特性とパターン配置で調節するには、例えば以下の手順で行えばよい。即ち、画 素駆動回路で最も精度が必要な部分はLDD構造であるが、該LDD構造を要求される精 度で形成するには、図21(a)に示すように、石英ガラス長繊維の進行方向が、トラン ジスタのチャネル長Lの方向となるように配置すれば良い。但し、この際に設計チャネル 長を L + 0 . 4 μ m としておき、レジスト材のガンマを 1 0 : 1 とする。更に精度が必要 な場合は、図21(b)に示すように、パルス光に同期をして、1nsのEOモジュレー ションをかける。

[0052]

以上は画素駆動回路の高精度を要する部分の露光方式であるが、このような高精度を必要とせず、かつより広い面積にわたってパターンを露光する場合、例えば画素駆動回路内の配線、有機 E L 素子の陰極金属電極、パッド等の露光や、石英ガラス長繊維の長手を採り、切れ目のない一直線の単純パターンを露光する場合は、各々異なった露光方のパルででの露光で露光領域を拡大する。後述する実施例で使用するレーザー装置(C o h e r e n t 社製 D P S S A V I A 3 5 5 - 4 5 0 0)は、常用 2 0 k H z で 2 0 0 μ J / s h o t の出力であり、パルス幅が 4 0 n s である。この結果、照射面積が 2 0 倍と k で 0 t の出力であり、パルス幅が 4 0 n s である。この結果、照射面積が 2 0 倍と k がで 5 μ m である。後者の単純パターンの場合は、ここで述べた方式に加えて、結像レンズを用いず、プロキシミティ露光も行うことができる。図 2 2 (a)、(b) は、プロキシミ

10

20

30

50

ティ露光の原理図である。図22(a)は、石英ガラス長繊維1の中心に集光する照明系で湾曲したマスクホルダ54に取り付けられたマスク51を照明する。図22(b)は、は平行照明光で円筒型(シリンドリカル)レンズ55を照明し、該レンズ55の平面側にマスク51が置かれている。この場合はパターンに切れ目がないので、CW光のままで露光してもよい。例えば、高圧水銀灯を用いて、照射面積0.2×100mmを露光する場合、滞留時間は5msであるので必要ワット数は2W/cm² で、光源のi線出力として0.4wである。

[0053]

図15に示すように、マスク露光に続いて現像を行う。本発明では、石英ガラス長繊維を基板として、一定速度で走行させながら現像を行うため、ウェットプロセスで現像を行うことが好ましい。図23(a)は、本発明に用いるウェットプロセスを用いた現像装置の概念図である。図23(a)の現像装置では、現像液で満たされた塩化ビニール製のチューブまたはテフロン(登録商標)製のチューブからなる現像液容器56中に、石英ガラス長繊維1を通過させる。現像液は、ポンプ57により循環され、センサを備えた液調整室58およびヒーター59により常に一定の液状態を保たれている。このように細い円筒状をした現像液容器中を石英ガラス長繊維が通過する形式であれば、液温、液状態を精密に制御することができる。

現像完了後、石英ガラス長繊維1は、図23(b)に示す洗浄装置で現像液を除去する。図23(c)は、洗浄装置内に複数設置された洗浄ノズル60の概念図である。図23(c)に示すように、洗浄ノズル60は、石英ガラス長繊維1の円周方向に沿って多方向に開口61が設けられており、これらの開口61から純水等62を噴出させる構成である。このような洗浄ノズル60を1段、または多段に設けることで、現像液の完全な除去が図られる。洗浄後同様な装置で乾燥清浄空気または窒素等を吹き付けて乾燥させる。

[0054]

現像後、図13(b)に示すように、シリコン単結晶薄膜をSi Island25に加 工するため、エッチング工程を行う。エッチング工程には、通常はドライエッチングを用 いられるが、平板基板に対してプラズマ系を用いてエッチングする場合のエッチング速度 は10nm/s程度である。エッチング装置を円筒型にし、その中心部に石英ガラス長繊 維を配置して、電界を該中心部に集中させることでエッチング速度を1桁近く改良するこ とができるが、ドライエッチングの有効長を20cmとすると、石英ガラス長繊維の滞在 時間は10msであり、例えば、後述する実施例のように、厚さ75nmのシリコン単結 晶膜をエッチングするのに要する時間との間には3桁近く時間の差がある。従って、本発 明では、イオン打ち込みと各種エッチングの組み合わせることで、エッチング速度の高速 化を図ることが好ましい。図24は、この工程に用いるイオン打ち込み装置の概念図であ る。図24のイオン打ち込み装置では、図16に示す装置と同様に、主真空室63の前後 に多段の作動排気室37が設けられている。64(a)、(b)はイオンガンであり、シ リコン結晶膜のうち、レジストで覆われたSi Island以外の部分に水素およびS i等を打ち込んで、シリコン結晶膜のアモルファス化と水素化を行う。これを図23と同 様の装置で、Seccoエッチング等のウェットプロセスを用いてエッチングして、Si Island部を形成する。ウエットプロセスの場合、現像と同様に細い円筒内のエッ チング液中を石英ガラス長繊維が走行する方式であるので、温度、液管理は精密に行なう ことができ、高いパターン精度を得ることができる。

[0055]

但し、ドライプロセスの場合も、成膜の場合と同様に、基板が微小面積であるため、従来のプラズマCVD以外に、電子、イオンビーム等を用いることができる。例えば、水素化によりSilslandをマスクして、波長308nmまたは248nmのエキシマレーザーを1shot照射してレーザーアブレーションにより、アモルファス化されたシリコン膜を除去してもよい。この場合、光学系は前述の露光光学系と同様な構成であるが、光学部品は石英、蛍石等の材料で構成され、例えば、結像領域が20mmの長さで、繰り返し周波数が1kHzのレーザー光源を用いる。レジスト剥離は、図23と同様のウェッ

トプロセスを用いた剥離装置で行い、続いて図25に示すような酸素アッシング装置を用いて酸素アッシングを行い、残存レジストを完全に除去する。図25の装置は、図16の装置と同様に、主排気室65の前後に多段の差動排気室37が設けられている。主排気室65内に設けられている電極66に髙周波を加えることで、酸素プラズマを発生させる。これらレジストの剥離、酸素アッシングにおいても、細い円筒内を走行する形式であるので、プロセス管理が容易で、不良が大幅に低減できる。

続いて、図13(c)に示すように、Si Island25を覆うように、ゲート酸化膜26を形成する。ゲート酸化膜26の形成は、スチーム酸化により行う。TFTの性能はシリコン薄膜の結晶性と共にこの上に形成されるゲート酸化膜に大きく依存する。本では石英ガラス長繊維を基板とするため、熱酸化によるゲート酸化膜の形成が可能である。もちろん、これ以外の成膜方法を用いてもよいが、その場合においても高温でのカールが可能であるという利点を有している。おまけに、これら熱工程において、径が100 μ m以下と非常に細い基板であるため、1000℃以上の高温領域で、高精度の温度制御を行うことができる。従って、高品質の膜がばらつきなく実現でき、高性能のTFTを均一に形成することができる。

次に、Vth制御のため、Si Island25にボロン(B)を、チャネルドープして、アニールする。図26は、スチーム酸化およびアニールに用いる高温アニール炉の概念図である。図26の高温アニール炉は、本質的には図16と同様であるが、加熱部分はヒータ線であるカンタルのチューブ67の中心に石英管68が配置され、この中心を石英ガラス長繊維1が走行する構成である。安定電源69と機械構造の対称性から高温での高精度、均一、安定な加熱が実現される。

[0057]

続いて、図13(d)に示すように、ゲート電極27を形成する。ゲート電極27は、イオンクラスタビーム、金属溶射、有機金属光反応等を用いてWーTiを成膜し、パターンニングには前述したSi Islandの形成と同様に、5:1微小投影による高精度光を用いる。エッチングは、ウェットプロセスを用いることが好ましい。なお、電極パターンで精度が必要なのはゲート電極27のみで、その他の金属配線等31、33は、図27に示すように、あらかじめ電極パターンに対応したレジストネガパターン70を形成つておき、リフトオフで電極パターンを形成すればよい。この成膜方法は、局所的にコントておき、リフトオフで電極パターンを形成すればよい。この成膜方法は、局所的にコントロールすることが可能なので、リフトオフパターン近辺のみに71で示すように成膜することができ、従来のリフトオフ法よりも精度を上げることができる。

[0058]

続いて、図13(e)に示すように、リン(P)イオンの打ち込みにより、LDD部28 と、ドレイン部およびソース部29を形成する。ここで不純物の導入方法には、イオン打 ち込みとレーザードーピングがある。後者は、半導体のデザインルールの微小化に伴い、 shallow junctionの要請から検討されているが、画素駆動回路では、0 . 3~0.5 μ mルールで十分であるため、プロセスの高速性からイオン打ち込みを用い ることが好ましい。図28は、Pイオンの打ち込みによりLDD部28、ドレイン部およ びソース部29を形成する方法を示した図である。図28(a)は、nー領域、即ちLD D部28への不純物の打ち込みのため、低濃度(例えば、1E14atm/cm²)で の不純物ドーズ72を行い、一方、図28(b)では、LDD部28の幅(例えば1μm)に応じたレジストパターン70を作製し、ソース部およびドレイン部29用に、高濃度 (例えば、 2 E 1 5 / c m²) で不純物ドーズ 7 3 を行う。イオン打ち込み装置は、図 2 4 の装置と同様である。本発明では、イオン打ち込みは、画素駆動回路の微小面積に対 して行うため、ビーム径が数 1 0 μ m の小型、高精度のイオンビームを固定して照射すれ ばよく、スキャン機構は必要ない。また、石英ガラス長繊維は走行しているので、イオン ビームによる加熱も少なく、かつ細い領域なので冷却も非常に簡単である。さらに、デバ イスに対してビームの角度は自由に変えることができ、いろいろな形態の添加物導入が可 能である。

10

20

30

[0059]

イオン打ち込み後、打ち込まれた不純物の活性化のためアニールを行うことが必要である。熱アニールの場合、高温を採用することでアニール時間をある程度短縮することができるが、ゲート電極27形成後のLDD部28、ソース部およびドレイン部29の活性化は、ゲート電極27の熱歪の点から1000℃以上の高温は使用できない。従って、は前述のないし、ザーアニールを使用することが好ましい。この方式は前述の露光方法と同様に、5:1の縮小投影を用いる。但し、マスク照射光のエネルギー密度が低いので、Crマスクを用いたのでよく、活性化させたい部分にのみ露光する。本発明では、加熱部分が微小であるため、高精度の温度制御が可能であり、不純物を精度良く分布させることが可能である。

[0060]

続いて、図13(f)に示すように、第1層間絶縁膜30としてSi〇2 膜を形成 はまりに、第1層間絶縁膜30としてSi〇2 膜を形成 層間 絶縁膜30としてSi〇2 膜を形成 層間 絶縁膜30との、800mm 原の第1層間 絶縁膜30を形成する。厚のと次には、レーザーCVDにより100mm 厚のの緻密を図29の機では、レーザーCVD装置の概念の図29のは、図16の装置と同様に、中で・1000 がらシラスよりで、がらシラスとで、がりがでは、図16のなどで、はは、一で・1000 では、一で・1000 では、一で・1000 では、一で・1000 では、一で・1000 では、一で・1000 では、一で・1000 では、「一で・1000 では、「1000 では、1000 では

[0061]

続いて、第1層間絶縁膜30にゲート電極27、ドレイン部およびソース部29に対するスルーホールを開けて、図13(g)に示すように、金属電極31(a)、(b)、にフォトリングラフィエ程により行う。すなわち、スルーホール位置にスルーホールの大・に相当するレジスト穴パターンを形成して、BHF(Buffend HF+NNH4F)等のエッチング液によるウェッチングを行う。この場合、速度を連めるを管液温を上げ、下地のSiがダメージを受けないように、作業がスとしてCF4を使用して薄膜の除去と残さ処理を行う。配線用金属には、A1を用い、成膜はゲートでして薄膜の除去と残さ処理を行う。配線用金属の光または熱反応等を利用して薄膜の除去と残さ処理を行う。配線用の光または熱反応等を利用っての様にイオンクラスタビーム、金属溶射、または有機金属の光または熱反応等を利用っての最高には、A1を用いて実施する。

[0062]

続いて、図13(h)に示すように、この金属配線31上に第2層間絶縁膜32を前述と同様の手順で形成する。そして、図13(i)に示すように、ゲート線、信号線5、VDD線4に接続するためのスルーホールを形成し、該スルーホールを通過する金属配線33(a)、(c)を形成する。続いて、図1に示すように、第2層間絶縁膜3上に、VDD線4、信号線5およびゲート線接続用のパッド6を、各々第1、第2象限およびY軸上近辺にA1膜で形成する。A1膜の膜厚は1μmである。成膜に際して場合によっては下地との接着性を増すために10nm厚程度のTi膜を形成する。成膜方法は前で方法のいずれかである。なお、VDD線4および信号線5の配線パターンは単純な線であるため、前述したフォトリソグラフィーを用いた方法または、リフトオフを用いた方法のでも、選択上の優劣はない。続いて、石英ガラス長繊維1の全周にわたってSiO2のパッシベーション膜7を形成する。

10

วก

30

50

[0063]

続いて、パッシベーション膜 7 の第 1 と第 4 象限の境界近傍に、第 3 、第 4 象限内に形成された有機 E L 素子 1 2 0 の陰極用金属電極 8 と、画素駆動回路 2 とを接続するスルーホール 1 5 (g)を形成する。有機 E L 素子 1 2 0 の陰極用金属電極 8 は、重量比 9 : 1 の独立にリフトオフにより形成する。

これらのプロセス完了後、完全に水分を除去し、乾燥雰囲気内で髙分子型有機EL膜を前 述したレジスト塗布と同様の方法で塗布する。髙分子型有機EL材料としては、例えば、 正孔輸送ポリマとして、PVCz (poly (n-vinylcalbazol))を使 用し、該ポリマ中に電子輸送用分子として、BND(2, 5-bis(1, 2-naph tyl)-1,3,4-oxazole)を、RGBの画素に対応する蛍光発生用色素と して、Nile red (赤色)、coumarin 540 (緑色)、TPB1, 1, 4 , 4 — tetrapheny l — 1, 3 — butadiene (青色)を各々ドープした ものを用いることができる。PVCz、BND、色素の成分比は、例えば160:40: 1である。これを1,2-dichloroethaneとIPA (isopropyl alchol)の混合溶剤に溶かした溶液として塗布する。塗布後、溶剤を完全に除去 した後、第1、第2象限に塗布された有機EL膜を除去する。図31は、この工程に使用 する装置の概念図である。図31の装置は、図16の装置と同様に、主排気室81の前後 に多段の差動排気室37が設けられている。主排気室81中を通過する石英ガラス長繊維 1に対して、レーザー光82を照射して、光アプレーションにより有機 E L 膜を除去する 。この時、発生するデブリスをデブリス吸引口83より吸引除去する。 [0065]

続いて、陽極透明電極用の錫ドープ酸化インジウム(ITO)膜10を第3、第4象限を主体にマスク蒸着により形成し、ITO膜の抵抗値を下げるため、第1または第2象限内で、ITO膜と接触するように、金属膜をマスクを介して成膜する。次に、石英ガラス長繊維1の全周にわたって、SiN膜12、耐熱透明樹脂膜13の順番でパッシベーションする。陰極金属電極上への有機EL膜塗布からSiN膜の成膜までは、一定速度で走行する石英ガラス長繊維に対する一貫ラインとして行うことが好ましい。図32は、第2層間位置を示した平面図である。各パッドは上記耐熱透明樹脂膜上(ファイバー最外層)に設けられている。

[0066]

[0067]

図33(b)は、LED表示装置を製造する際に、ゲート線用銅線16を並行に配列させて固定する手順を示している。図33(b)において、ゲート線用銅線16は、図面縦方

向に配向した状態で枠85に固定される。図面横方向に延びる枠85の2辺には、画素垂直ピッチに対応する間隔で、図面縦方向に延びる溝が切られている。ゲート線用銅線16は、対応する溝にをはめ込まれ、枠85の長さに合わせて切断して、固定される。このようにして、表示装置要素100およびゲート線用銅線16は、LED表示装置の表示面において互いに垂直方向に配列する。

[0068]

前述した手順で枠84に固定された表示装置要素100の信号線用パッド(駆動IC用)、共通電極線用パッド、VDD線用パッドおよびゲート線用パッドにインクジェット等の手段により、低融点金属のバンプを形成する。ここでゲート線用パッドについては、全での画素に対応させてバンプを形成することが必要であるが、信号線用、共通電極線用おびVDD線用のパッドについては、表示装置要素100上に複数形成されたパッドのうち、少なくとも1つのパッドにバンプを形成すればよい。但し、バンプを形成するパッドの位置は、並行に配列させた表示装置要素100同士で、その長手方向における位置が同じであることが必要である。

枠85に固定されるゲート線用銅線16においても、同様にゲート線駆動用ICチップと接続する部分と、前述した表示装置要素100のバンプが形成されるゲート用パッドに対応する部分に低融点金属のバンプを形成する。但し、枠85に固定されたゲート線用銅線16全体に低融点金属を成膜してもよい。

図33(c)に示すように、表示装置要素100用の枠84は、ゲート線用銅線16用の 枠85の内部に収まる構成となっている。表示装置要素100とゲート線用銅線16を直 交させて、相互の位置を調整しつつ、両枠85、85の位置を固定する。この状態でマイ クロウェルダーを用いて、表示装置要素100とゲート線用銅線16の接点をレーザー溶 接する。図34(a)は、マイクロウェルダーの構成の1例を示した概念図である。図3 4 (a)に示すように、前述により前述より互いに固定された枠84、85は、枠85の 内側に表示装置要素固定板88をはめ込んでレーザー溶接ヘッド86の下方の所望の位置 に設置される。レーザー溶接ヘッド86は、図面を貫通する方向に延びるXーステージ8 9に取り付けられており、該 X ステージ8 9 は、 図面横方向に延びる Y ーステージ 9 0 に 取り付けられている。 X - ステージ89は、溶接ヘッド86が図面を貫通する方向に移動 する際のガイドレールとして作用し、Y-ステージ90は、X-ステージ89が図面の横 方向に移動する際のガイドレールとして作用する。溶接ヘッド89および X - ステージ8 9は、リニアモーター駆動により、各々該当する方向に高速で移動することができる。図 3 4 (b) は、図3 4 (a) に示すマイクロウェルダー、より具体的には、マイクロウェ ルダーの溶接ヘッド86と、被溶接対象、すなわち表示装置要素100およびゲート線用 銅線16との位置関係を示した図であり、図34(a)を横方向から見ている。図34(b) に示すように、レーザー溶接ヘッド86に取りつけられたゲート線用押さえローラ8 7と表示装置要素固定板88により、ゲート線用銅線16と表示装置要素100は互いに 接触した状態に保持されている。この状態で、溶接ヘッド86からレーザービームを照射

して、ゲート線用銅線16と表示装置要素100の接点を溶接する。 【0070】

図35は、マイクロウェルダーの溶接ヘッドの原理的構造を示している。図35において、台形プリズムで示す部分93は、表示装置要素100およびゲート線用銅線16上に形成されたバンプ91にレーザー光を導入するマイクロオプティックス光学系である。レー

10

20

30

ザー光にはYAGレーザー基本波を用い、これをバンプ91の厚みに応じたサイズ、例え ば10μmφ以下、にレンズ92により集光してバンプ91を融解して、表示装置要素1 00とゲート線用銅線16の接点を溶接する。

レーザー光を 1 O μ m φ 以下に集光するためには、元のレーザー光源の出力が T E M ο ο モードでなければならず、且つ集光に至るまでこのモードが維持されていることが必要で ある。

[0071]

図36(a)は、図34のマイクロウェルダーにおける光学系の一例を示した図であり、 図36(b)は、図36(a)を上から見た平面図である。図36では、導光系として通 常用いられているファイバーを使用せず、できるだけ単純な2枚レンズのビームエクスパ ンダ95によりパルスレーザー光源94から出たビーム径を2mの距離にわたって一定化 する。これをX-ステージ89上の全反射ミラー96、97により光学ヘッド86に導入 する。前述したように、光学ヘッド86はリニアモータ駆動により一定速度で走行し、接 点位置に同期してレーザー光源94からパルスレーザービームが放射される。

[0072]

以上の組み立てが終了した後、プローバーを用いて点灯検査を行い、特に、前述した接続 の検査を行う。接続が完全であることを確認して次に信号線駆動用のICチップとゲート 線駆動用のICチップの実装を行う。駆動用ICチップは髙々数100回路分を含むのみ であるので、IC間の接続、また外部コントロール回路との接続が必要である。このため 、図7に示すように表示装置要素100の信号線用パッド14(a)およびゲート線16 の端子部に、多層配線からなるフレキシブルかつリジッドな回路基板18(a)、(b) を取り付ける。回路基板18(a)、(b)の取り付けは、前述したようなレーザー溶接 を用いて行う。回路基板 1 8 (a)、(b)上には、それぞれ信号線駆動用およびゲート 線駆動用のICチップ19(a)、(b)を接続する。回路基板18(a)、(b)とI C チップ 1 9 (a)、(b)の接続端子は、それぞれ基板および I C チップの下面側の端 部付近の、レーザー溶接ヘッドがアクセス可能な位置に設置される。必要回路を実装し、 検査が終了した後、図8に示すように、LED表示装置の表示面に対して反対側の面、す なわちゲート線16が設けられた側の面に絶縁性の黒色塗料を含む樹脂をモールドし、次 いで表示面側、すなわち表示装置要素100が形成された側の面に透明樹脂をモールドし 、平板状に整形することで平面表示装置が得られる。

[0073]

前述した製造方法では、Si融液からの引っ張りで石英ガラス長繊維上にシリコン単結晶 薄膜を形成したが、液状のシラン化合物、例えばtri-silane、tetra-s ilane等を用いて、図30に示した方法と同様の手順でa-Si膜を形成し、これを レーザーアニールによって単結晶化してもよい。例えば、後述する実施例のように膜厚は 75nmのシリコン単結晶膜を形成するには、石英ガラス長繊維上に a - S i 膜を形成し て、 彼 長 Ο . 5 3 μ m の C W Y A G 第 2 高 調 波 を Ε Ο モ ジュ レー タ に よ り 2. 5 μ s の パルス幅で、周波数35kHzでモジュレートして、該a-Si膜に照射することでシリ コン単結晶膜を得ることができる。

[0074]

【実施例】

(実施例1)

本実施例では、前述した方法に従って、アスペクト比16:9、対角50インチのHD-TV用のアクティブマトリクス型有機 EL表示装置(画面サイズ:1106×622mm)を製造する。精細度はフルスペックで1080×1920、画素サイズは O. 576 m m×0.576mm、RGB各色のピッチは0.192mmである。長尺体には、160 μφの石英ガラス長繊維を用いる。これを図10に示すように、ロール・ツウ・ロールで 一定速度で走行させながら、有機EL表示装置要素を製造する。石英ガラス長繊維は、 1 色当たり約1200mのロールを準備する。現行の大型2次元平面状のガラス基板のスル ープット時間は 6 0 秒であり、本実施例はこれをスループットの目標時間に設定し、石英

30

ガラス長繊維の走行速度を約 2 0 m/s とする。これは、現状の光ファイバー製作速度と 同程度である。石英ガラス長繊維の巻き取りには、直径50cmφのロールを用い、15 回転/sすなわち900rpmで回転させる。 [0075]

本実施例では、まず図9の左側のフローに従って、図1に示す構造の表示装置要素を製造 する。製造工程の第1段階は、石英ガラス長繊維の外表面上への画素駆動回路の形成であ る。本実施例では、画素ごとに図11に示すレイアウトの画素駆動回路を0.5μmの設 計ルールで形成する。図11において、トランジスタ素子は全てnーチャネルであり、L /W=2/2μm である。従って、回路部分の面積は28×24μmである。後に述べ るように本実施例では、結像レンズとしてN. A. 0. 5のレンズを用いており、この 場合の焦点深度は1μmである。本実施例では、石英ガラス長繊維上への画素駆動回路の レイアウトを、石英ガラス長繊維の長手方向に対して直角方向のパターン長さを 2 4 μm 以下に抑えた。これにより、 2 4 μ m 端部と中央との深度差は 0 . 9 μ m となり、 平面対 応の結像レンズを用いることができる。

[0076]

図11に示す画素駆動回路のトランジスタ素子は、図12に示す構造のMOS型TFTで あり、図13に示す手順で石英ガラス長繊維上に形成したシリコン単結晶膜からSOI技 術を用いて製造する。

画素駆動回路の形成において、石英ガラス長繊維上へのシリコン単結晶膜の形成は、図 1 4に示す装置で実施する。石英ガラス長繊維1は、Si融液36が入ったるつぼ34中を 速度20m/sで走行させる。適当な温度勾配を設定することで、石英ガラス長繊維1の 外表面上に厚さ75nmのシリコン単結晶薄膜24が形成される。 [0077]

続いて、図15に示す手順で、シリコン単結晶薄膜からフォトリソグラフィーによりSi Islandを形成する。ここで、レジスト塗布には図14に類似した装置を使用し、 レジスト材にはドーズ量 5 m J / c m 2 の化学増幅型レジストを使用する。マスク露光 には図17に示す露光機(Coherent社製Compass AVIA 355-4 00) を用いて、 Y A G の第3 高調波 (波長355 n m、インコヒーラント光) を出力 1 0 μ J / s h o t (周波数 4 0 k H z) で、パルス幅が 1 0 n s で 照射する。この露光機 は、N. A. 0. 5の結像レンズを用いている。この露光機の最大露光領域は2mm□ で、5:1の縮小投影露光である。1画素のピッチは前述した通り0.576mmである ので、実際のマスク投射は1~3画素分である。石英ガラス長繊維の走行速度は20m/ s であり、 1 画素幅の滞留時間は 2 8. 8 μ s となるため、照射光パルスの繰り返し周波 数は34.72kHzとする。なお、露光の際、図21(a)に示すように、石英ガラス 長繊維の進行方向がトランジスタのチャンネル長Lの方向になるように配置し、設計チャ ンネル長をL+0.4μmとし、レジスト材のガンマを10:1とする。また、石英ガラ ス長繊維の走行速度 v に対する該速度の変動分 Δ v の割合(速度変動率) Δ v / v を 0. 0 2 5 %以下とし、パルス光の繰り返し周期Tの変動分(ジッタ) Δ T を 2. 5 n s 以下 とすることで合わせ誤差(νΔT+ΤΔν)を0.1μmの範囲に収める。 [0078]

続いて、図23に示す現像装置でウェットプロセスを用いて現像を実施する。図23にお いて、現像液容器 5 6 は、内径 1 0 m m φ、実行長 2 m の塩化ビニールチューブを用いた 。その後、図24に示すイオン打ち込み装置を用いて、レジストで覆われたSi IsI andを除いたシリコン多結晶膜をアモルファス化および水素化し、Seccoエッチン グによりSi Islandを形成する。

[0079]

次に、スチーム酸化によりSi Islandを覆うようにゲート酸化膜を形成した。 1 200℃での酸化速度は約2nm/sであるが、酸化温度を1400℃とし、図26に示 すプロセス有効長50 cmの酸化炉を用いることで、25 msの滞留時間で厚さ50 nm のゲート酸化膜を形成することができる。

10

20

次に、イオンクラスタビームを用いてW-Tiを成膜し、Si Islandの形成と同様にフォトリソグラフィーを用いて図13(d)に示すように、ゲート電極を形成する。但し、ゲート電極の形成では、Si Islandの形成のように高精度で実施する必要はないため、Coherent社製DPSS AVIA 355-4500(出力200 μ J/shot(常用20kHz)を用いてパルス幅40nsで照射する。この結果、照射面積が20倍となり、1画素前面にわたって照射を行うことができる。

続いて、図13(e)に示すように、リン(P)イオンの打ち込みにより、LDD部28と、ドレイン部およびソース部29を形成する。LDD部28の形成は、図28(a)に示すように、Pイオンを1E14at m/cm^2 ドーズ72して行い、ドレイン部およびソース部29の形成は、図28(b)に示すように、LDD部28の幅(例えば1 μm)に応じたレジストパターン70を形成した後、2E15 $//cm^2$ Pイオンをドーズ73して行う。ここで、前述の露光方法と同様に、5:1の縮小投影を用いる。【0082】

続いて、図13(f)に示すように、第1層間絶縁膜30として800nm厚のSi0 $_2$ 膜を形成する。ここでまず、図29に示すレーザーCVD装置を用いて、CVD用ガス導入口75(a)からシランガスおよび酸素を導入しながら、CWのYAG532nm高調波76を主排気室内74の石英ガラス長繊維1の全長にわたって照射して100nm厚のSi0 $_2$ 膜が成膜する。そして、図30に示す装置を用いて700nm厚分だけのSi0 $_2$ 80を積層させる。

[0083]

[0085]

次に第1層間絶縁膜30にゲート電極27、ドレイン部およびソース部29に対するスルーホール(2μm \square)を開けて、図13(g)に示すように、金属電極31(a)、(b)、(c)を配線する。スルーホールの形成は、前述したSi Islandの形成は、前述したSi Islandの形成は、アオトリソグラフィエ程により行う。すなわち、スルーホール位置に2μm \square のがスト穴パターンを形成して、100℃に加熱し、循環させたBHFエッチング液の用を残してSi02 を除去する。そのの除去と月様のドライエッチング装置を用いて、作業ガスとしてCF4 を使用していての除去と残と処理を行う。配線用金属には、AIを用い、成膜はゲート電極と同様になり、カームを利用する。金属配線のフォトリソグラフィー工程では前述した手順で行い、エッチングはウェットプロセスを用いて実施する。

続いて、図13(h)に示すように、この金属配線31上に第2層間絶縁膜32を前述と同様の手順で形成する。そして、ゲート線、信号線5、VDD線4に接続するための33(i)に示すように、該スルーホールを形成し、図13(i)に示すように、該スルーホールを通過する金属配線33(c)を形成する。続いて、図1に示すように、第2層間絶縁限3上にのり、(c)を形成する。続いて、図1に示すように、第2層間絶縁限3上にのり、VDD線4、信号線5およびゲート線接続用のパッド6を、各々第1、第2象限はおよび、Y軸上近辺に膜厚1μmのA1膜で形成する。成時に際して、下石英ガラス長繊維1の全、パッドと下地の間に10nm厚のTi膜を形成する。続いて、パッシベーション膜7を形成する。続いて、パッシベーション膜7の第1と第4象限の境界近傍に、第3、第4象限内に形成する。機EL素子120の陰極用金属電極8は、重量比9:1のMgAg膜を蒸着して形成する。

これらのプロセス完了後、完全に水分を除去し、乾燥雰囲気内で高分子型有機EL膜を前

述したレジスト塗布と同様の方法で塗布する。高分子型有機EL材料としては、正孔輸送 ポリマとしてPVCzを使用し、該ポリマ中に含まれる電子輸送用分子としてBNDを使 用し、蛍光発生用色素として、 R (赤色) 画素用に N i l e r e d 、 G (緑色) 画素用 にcoumarin540、B (青色) 画素用にTPB1、1、4、4— tetraph enyl-1,3-butadieneを各々ドープしたものを用いる。ここで、PVC z、BND、色素の成分比は160:40:1とする。これを1,2-dichloro ethaneとIPA(isopropyl alchol)の混合溶剤に溶かした溶液 として塗布する。塗布後、溶剤を完全に除去した後、図31に示す装置を用いて第1、2 象限に塗布された有機EL膜を除去する。

続いて、陽極透明電極用の錫ドープ酸化インジウム(ITO)膜10を第3、第4象限を 主体にマスク蒸着により形成し、ITO膜の抵抗値を下げるため、第1または第2象限内 で、ITO膜と接触するように、金属膜をマスクを介して成膜する。次に、石英ガラス長 繊維1の全周にわたって、SiN膜12、耐熱透明樹脂膜13の順番でパッシベーション することで、図1に示す構造の表示装置要素100が得られる。

次に、図9の右側のフローに従って、LED表示装置を組み立てる。まず、図33に示す ように、表示装置要素100およびゲート線用銅線16を枠84、85に固定する。ここ でゲート線用の銅線 1 6 は、線径 1 0 0 μ m φ の通常の銅線であり、枠 8 5 には銅線 1 6 間の空隙で476μmで固定する。枠84に固定された表示装置要素100の信号線用パ ッド(駆動IC用)、共通電極線用パッド、VDD線用パッドおよびゲート線用パッドに インクジェットにより、低融点金属(Sn/Pb系ハンダ)でバンプを形成する。枠85 に固定されるゲート線用銅線16にも、同様にゲート線駆動用ICチップと接続する部分 と、前述した表示装置要素100のバンプが形成されるゲート用パッドに対応する部分に 低融点金属でバンプを形成する。

[0087]

図33(c)に示すように、枠84および85を固定して、図34(a)に示すように、 マイクロウェルダーに設置して、表示装置要素100のゲート線用パッド上および対応す るゲート線用銅線上に形成されたバンプにレーザー光を集光してバンプ91を融解して、 表示装置要素100とゲート線用銅線16の接点を溶接させる。実施例のLED表示装置 は、垂直画素ピッチが576μmであり、発振周波数20kHzの光源を使用するため、 X - ゲート方向の移動速度は約12m/sである。ここから、1ゲートラインの走行所要 時間は約0.1秒となり、全画面では108秒必要になる。しかし、実際には、加速、減 速、1画素ピッチ移動等の各動作がそれぞれ0.1秒弱必要であり、約400秒、即ち1 ヘッドでは約7分を要する。但し、これは多ヘッド化することで、短縮することができ、 例えば、7台のヘッドを使用することにより、1分以下で1台のLED表示装置を製造す ることができる。多ヘッド化には種々の方法があるが、例えば、複数のX-ステージを置 き、各ステージ上のミラー96の反射および透過率を調整することで、同一強度の光が各 光学ヘッドに導入されるように設計すればよい。

[0088]

以上の組み立てが終了した後、プローバーを用いて点灯検査を行い、特に、前述した接続 の検査を行う。接続が完全であることを確認して、図7に示すように表示装置要素100 の信号線用パッド 1 4 (a) およびゲート線 1 6 の端子部に、回路基板 1 8 (a)、(b))を取り付け、回路基板18(a)、(b)上には、それぞれ信号線駆動用およびゲート 線駆動用のICチップ19(a)、(b)を接続する。必要回路を実装し、検査が終了し た後、図8に示すように、LED表示装置の表示面に対して反対側の面、すなわちゲート 線16が設けられた側の面に絶縁性の黒色塗料を含む樹脂をモールドし、次いで表示面側 、すなわち表示装置要素100が形成された側の面に透明樹脂をモールドして、全体の厚 さがImm以下になるように平板状に整形することで平面表示装置が得られる。

[0089]

【発明の効果】

10

以上説明したように、本発明のアクティブマトリクス型LED表示装置要素は、径が10 0 0 μ m以下の長尺体の外表面上にアクティブマトリクス方式の画素を構成するLED素 子と、pーSi TFTを含んだ画素駆動回路と、が形成されるため、従来の2次元平板 形状をした大型の基板での製造における技術面での問題およびコスト面での問題がどちら も解消される。

特に長尺体が石英ガラス長繊維である場合には、従来技術では不可能な高温プロセスを適 用でき、Siの結晶性が大幅に改善され、酸化膜も熱酸化により形成されるので、Si LSIと同程度の高性能なTFT特性を実現できる。

さらに、断面が円形の長尺体であるため、その外表面上のLED素子が形成されている部 分以外に、画素駆動回路とともに、ゲート線や信号線といった、画素への電流および信号 を供給するための構成要素を形成することができ、また外部から接続するゲート線および 共通電極線は、ワイヤを用いることができるので、2次元平板形状をした基板でも配線抵 抗問題が解決され、表示面積、精細度における制約が解消される。

本発明の表示装置要素を用いて製造されるLED表示装置は、構成要素である長尺体の径 が 1 0 0 0 μ m以下、好ましくは 5 0 0 μ m以下、より好ましくは 1 5 0 μ m以下と細径 であるため、厚さ2mm以下、好ましくは1mm以下という非常に薄型である。しかも、 従来の2次元平板形状の基板で問題となっていた配線抵抗問題が解消されており、長尺体 が石英ガラス長繊維である場合には、高温プロセスを用いることで高性能のTFTを実装 できることから大型、髙精度の表示装置となる。

【図面の簡単な説明】

【図1】本発明の表示装置要素の1構成例の概念図である。

【図2】図1に示す構造の等価回路を示した回路図である。

【図3】(a)は図1に示す表示装置要素の平面図であり、(b)は図3(a)における 平面の位置を説明するための図である。

【図4】(a)は図1に示す表示装置要素の平面図であり、(b)は図4(a)における 平面の位置を説明するための図である。

【図5】本発明の表示装置要素の別の1構成例の概念図である。

【図6】本発明の表示装置要素を用いたLED表示装置の表示面の端部付近の部分拡大図 である。

【図7】図6を横方向から見た概念図である。

【図8】表示面を樹脂でモールドした後のLED表示装置の概念図である。

【図9】本発明のLED表示装置の製造手順を示したフロー図である。

【図10】ロール・ツウ・ロールでの製造工程の概念図である。

【図11】図2の画素駆動回路のレイアウトの一例を示す図。

【図12】図11の一点鎖線で示したトランジスタMOS型TFTの概念図である。

【図13】(a)~(i)は、SOI技術を用いてMOS型TFTを製造する手順を示し た図である。

【図14】石英ガラス長繊維上にシリコン結晶膜を形成するのに用いる装置の概念図であ

【図15】フォトリソグラフィの手順を示したフロー図である。

【図16】レジストのプリベーク炉の概念図である。

【図17】ステッパー型露光機の構造を示した概念図である。

【図18】ケーラー照明光学系の構造を示した概念図である。

【図19】図18の光学系でのインコヒーラント化の原理を示した概念図である。

【図20】(a)、(b)は、一定速度で走行する長尺体上の露光位置に同期させてレー ザー光をパルス発光させる原理を示した図である。

【図21】(a)、(b)は、画素駆動回路のLDD構造を高精度で形成するための手段 を説明する図である。

【図22】(a)、(b)は、プロキシミティ露光の原理を示す図。

【図23】(a)はウェットプロセスを用いた現像装置の概念図であり、(b)は現像液

10

20

30

40

```
洗浄装置の概念図であり、(c)は(b)の装置の洗浄ノズルの概念図である。
 【図24】イオン打ち込み装置の概念図である。
 【図25】酸素アッシング装置の概念図である。
 【図26】髙温アニール炉の概念図である。
 【図27】リフトオフによる電極形成を示した図である。
 【図28】(a)はLDD部への不純物の打ち込み方法を示した図であり、(b)はソー
 ス部およびドレイン部への不純物の打ち込み方法を示した図である。
 【図29】レーザーCVD装置の概念図である。
 【図30】SiO2 膜の厚膜化に使用する装置の概念図である。
 【図31】有機EL膜の除去に使用する装置の概念図である。
 【図32】表示装置要素のスルーホールおよび配線用パッドの位置を示した平面図である
                                               10
 【図33】(a)~(c)は本発明のLED表示装置の製造手順を示した図である。
 【図34】(a)はマイクロウェルダーの概念図であり、(b)は(a)の溶接ヘッド付
 近の拡大図である。
 【図35】図34のマイクロウェルダーの光学ヘッドの原理的構造を示した図である。
 【図36】(a)、(b)は図34のマイクロウェルダーの光学系の一例を示した概念図
 である。
 【符号の説明】
 1:長尺体、石英ガラス長繊維
                                               20
 2: 画素駆動回路
 3:層間絶縁膜
 4: V D D 線
 5:信号線
6:ゲート用中間パッド
7:層間絶縁膜
8:陰極金属電極
8′、8″: LED素子-画素駆動回路間接続用金属電極
9:発光層
10:陽極透明電極(共通電極)
                                              30
11:陽極低抵抗化用金属膜
12:第1パッシベーション層
13:第2パッシベーション層
1 4 (a):ゲート線用パッド
1 4 (b):信号線用パッド
14(c): VDD線用パッド
14(d):共通電極用パッド
15 (a): 画素駆動回路ーゲート用中間パッド間スルーホール
1 5 (b):ゲート用中間パッドーゲート用パッド間スルーホール
1 5 ( c ) : 画素駆動回路 - 信号線間スルーホール
1 5 (d):信号線-信号線用パッド間スルーホール
                                              40
I5(e):画素駆動回路-VDD線間スルーホール
1 5 ( f ) : V D D 線 - V D D 線用パッド間スルーホール
15 (g)、15 (g'):画素駆動回路-陰極金属電極間スルーホール
15(h):陽極透明電極(共通電極)-共通電極用パッド間スルーホール
16:ゲート線
17:共通電極線
1 8 (a):表示装置要素接続用回路基板 (PCB)
18 (b):ゲート線接続用回路基板 (PCB)
19(a):信号線駆動用 I C チップ
```

```
19 (b):ゲート線駆動用 I C チップ
  20:BM用黑色樹脂
  21:透明樹脂
  2 2 (a)、(b):ロール・ツウ・ロール用リール
  23:各種プロセス装置
  24:シリコン単結晶薄膜
  25:Si Island (イントリンシック相)
  26:ゲート酸化膜
  27:ゲート電極
  28:LDD部
  29:ドレイン部、ソース部
                                                  10
  30:第1層間絶縁膜
  3 1 (a)、(b)、(c):金属配線
 32:第2層間絶縁膜
 3 3 (a)、(b)、(c):金属配線
 34:るつぼ
 35:ヒータ
 3 6 : S i 融液
 37:差動排気室
 38:主排気室
 39:ヒータ
                                                  20
 40:露光用光源
 41:ケーラー照明光学系
 42:マスク
 43:結像レンズ系 (不可動部)
 44:結像レンズ系 (可動部)
 4 5 : 結像面
 46:第1分割レンズ
 47:インコヒーレント化光学系
 4.8:第2分割レンズ
 49:コンデンサレンズ
                                                 30
 50:フィールドレンズ
 51:マスク
 5 2 (a)、(b)…(n):光ファイバー
 5 3 (a)、(b)…(n):集光レンズ
5.4:プロキシミティ露光用湾曲マスクホルダ、
5 5 : プロキシミティ露光用シリンドリカルレンズ
5 6 : 現像液容器
57:現像液循環ポンプ
5 8: 液調整室
59:ヒータ
                                                 40
60:洗浄ノズル
61:開口
62:噴射液または気体
63:イオン打ち込み用主排気室
64:イオンガン
6 5 : プラズマ発生用主排気室
66:プラズマ発生用電極
67:ヒータ
```

6 8 : 石英管

```
69:ヒータ電源
```

70:レジストパターン

71:局所成膜

72: LDD領域用低濃度不純物ドーズ

73:ドレイン部およびソース部用高濃度不純物ドーズ

7 4 : レーザー C V D 用主排気室

7 5 (a): C V D 用 ガス 導入口

7 5 (b):主排気室排気口

76:CVD用レーザー光

77:容器

78:Si有機酸化物化合体

79:ヒータ

80:SiO₂

81:有機 Е L 膜アブレーション除去用主排気室

82:パルスレーザー光

83:デブリス吸引口

8 4 :表示装置要素固定用枠

85:ゲート線用銅線固定用枠

86:レーザー溶接ヘッド

87:ゲート線押さえ用ローラー

88:表示装置要素固定板

89: X - ステージ

90:Y-ステージ

9 1 (a):ゲート線接続用低融点金属バンプ

91(b):信号線接続用低融点金属バンプ

91 (c) : VDD線接続用低融点金属バンプ

91 (d):共通線接続用低融点金属バンプ

92:マイクロウェルダー用集光レンズ

93:レーザー光導入光学系

94:パルスレーザー光源

95:X-ステージ用ミラー

96:マイクロウェルダー溶接ヘッド導入用ミラー

100:表示装置要素


120: LED素子、有機EL素子

130:接続手段


10

20


[図1]




[図2]




【図3】




【図4】




[図5]







[図7]




[図8]




[図9]




[図10]




【図11】




[図12]



[図13]



【図14】




【図15】




【図16】




[図19]




[図17]




[図18]




[図20]





[図21]







[図22]







【図23】









[図24]




[図25]




[図26]




[図27]




[図28]




(a)




[図29]




【図31】




[図30]




[図32]




[図33]




【図34】



【図35】





フロントページの続き

F 夕一ム(参考) 5F110 AA30 BB01 CC02 DD03 EE06 EE22 EE42 FF02 FF12 FF23 GC02 GC02 GC12 GC13 GC22 GC25 GC28 GC29 GC32 GC42 GC43 GC44 HJ01 HJ13 HJ23 HL03 HL02 HM02 HM15 NN03 NN04 NN023 NN35 NN71 PP03 QQ14